|
If you can't view the Datasheet, Please click here to try to view without PDF Reader . |
|
Datasheet File OCR Text: |
this is information on a product in full production. august 2012 doc id 12303 rev 3 1/235 1 ST10F276E 16-bit mcu with mac unit 832 kbyte flash memory and 68 kbyte ram datasheet ? production data features highly performance 16-bit cpu with dsp functions ? 31.25ns instruction cycle time at 64mhz max cpu clock ? multiply/accumulate unit (mac) 16 x 16-bit multiplication, 40-bit accumulator ? enhanced boolean bit manipulations ? single-cycle context switching support on-chip memories ? 512 kbyte flash memory (32-bit fetch) ? 320 kbyte extension flash memory (16-bit fetch) ? single voltage flash memories with erase/program controller and 100k erasing/programming cycles ? up to 16 mbyte linear address space for code and data (5 mbytes with can or i 2 c) ? 2 kbyte internal ram (iram) ? 66 kbyte extension ram (xram) external bus ? programmable external bus configuration & characteristics for different address ranges ? 5 programmable chip-select signals ? hold-acknowledge bus arbitration support interrupt ? 8-channel peripheral event controller for single cycle interrupt driven data transfer ? 16-priority-level interrupt system with 56 sources, sampling rate down to 15.6ns timers ? 2 multi-functional general purpose timer units with 5 timers two 16-channel capture / compare units 4-channel pwm unit + 4-channel xpwm a/d converter ? 24-channel 10-bit ? 3 s minimum conversion time serial channels ? 2 synch. / asynch. serial channels ? 2 high-speed synchronous channels ?1 i 2 c standard interface 2 can 2.0b interfaces operating on 1 or 2 can busses (64 or 2x32 message, c-can version) fail-safe protection ? programmable watchdog timer ? oscillator watchdog on-chip bootstrap loader clock generation ? on-chip pll with 4 to 12 mhz oscillator ? direct or prescaled clock input real-time clock and 32 khz on-chip oscillator up to 111 general purpose i/o lines ? individually programmable as input, output or special function ? programmable threshold (hysteresis) idle, power down and stand-by modes single voltage supply: 5v 10% (embedded regulator for 1.8 v core supply) pqfp144 (2 8 x 2 8 x 3 .4mm) (pl as tic q ua d fl a t p a ck a ge) lqfp144 (20 x 20 x 1.4mm) (low profile pl as tic q ua d fl a t p a ck a ge) www.st.com
contents ST10F276E 2/235 doc id 12303 rev 3 contents 1 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 2 pin data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 3 functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 4 internal flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 4.1 overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 4.2 functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 4.2.1 structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 4.2.2 modules structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 4.2.3 low power mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 4.2.4 write operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 4.2.5 power supply drop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 4.3 registers description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 4.3.1 flash control register 0 low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 4.3.2 flash control register 0 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 4.3.3 flash control register 1 low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 4.3.4 flash control register 1 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 4.3.5 flash data register 0 low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4.3.6 flash data register 0 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4.3.7 flash data register 1 low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 4.3.8 flash data register 1 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.3.9 flash address register low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 4.3.10 flash address register high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4.3.11 flash error register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 4.3.12 xflash interface control register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 4.4 protection strategy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 4.4.1 protection registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 4.4.2 flash non-volatile write protection x register low . . . . . . . . . . . . . . . . . . 37 4.4.3 flash non-volatile write protection x register high . . . . . . . . . . . . . . . . . 38 4.4.4 flash non-volatile write protection i register low . . . . . . . . . . . . . . . . . . 38 4.4.5 flash non-volatile write protection i register high . . . . . . . . . . . . . . . . . 38 4.4.6 flash non-volatile access protection register 0 . . . . . . . . . . . . . . . . . . . 39 ST10F276E contents doc id 12303 rev 3 3/235 4.4.7 flash non-volatile access protection register 1 low . . . . . . . . . . . . . . . . 39 4.4.8 flash non-volatile access protection register 1 high . . . . . . . . . . . . . . . 40 4.4.9 access protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 4.4.10 write protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 4.4.11 temporary unprotection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41 4.5 write operation examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42 4.6 write operation summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 5 bootstrap loader . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46 5.1 selection among user-code, standard or alternate bootstrap . . . . . . . . . 46 5.2 standard bootstrap loader . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 5.2.1 entering the standard bootstrap loader . . . . . . . . . . . . . . . . . . . . . . . . . 47 5.2.2 st10 configuration in bsl . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 5.2.3 booting steps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 5.2.4 hardware to activate bsl . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 5.2.5 memory configuration in bootstrap loader mode . . . . . . . . . . . . . . . . . . 52 5.2.6 loading the start-up code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 5.2.7 exiting bootstrap loader mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 5.2.8 hardware re q uirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 5.3 standard bootstrap with uart (rs232 or k-line) . . . . . . . . . . . . . . . . . . 54 5.3.1 features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54 5.3.2 entering bootstrap via uart . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 5.3.3 st10 configuration in uart bsl (rs232 or k-line) . . . . . . . . . . . . . . 56 5.3.4 loading the start-up code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56 5.3.5 choosing the baud rate for the bsl via uart . . . . . . . . . . . . . . . . . . . 57 5.4 standard bootstrap with can . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 5.4.1 features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 5.4.2 entering the can bootstrap loader . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 5.4.3 st10 configuration in can bsl . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 5.4.4 loading the start-up code via can . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 5.4.5 choosing the baud rate for the bsl via can . . . . . . . . . . . . . . . . . . . . 62 5.4.6 computing the baud rate error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 5.4.7 bootstrap via can . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65 5.5 comparing the old and the new bootstrap loader . . . . . . . . . . . . . . . . . . 66 5.5.1 software aspects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 5.5.2 hardware aspects . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 contents ST10F276E 4/235 doc id 12303 rev 3 5.6 alternate boot mode (abm) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 5.6.1 activation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 5.6.2 memory mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 5.6.3 interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 5.6.4 st10 configuration in alternate boot mode . . . . . . . . . . . . . . . . . . . . . . 67 5.6.5 watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 5.6.6 exiting alternate boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 5.6.7 alternate boot user software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68 5.6.8 user/alternate mode signature integrity check . . . . . . . . . . . . . . . . . . . 68 5.6.9 alternate boot user software aspects . . . . . . . . . . . . . . . . . . . . . . . . . . 69 5.6.10 emucon register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 5.6.11 internal decoding of test modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 5.6.12 example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 5.7 selective boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 6 central processing unit (cpu) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 6.1 multiplier-accumulator unit (mac) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 6.2 instruction set summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 6.3 mac coprocessor specific instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 7 external bus controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77 8 interrupt system . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 8.1 x-peripheral interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80 8.2 exception and error traps list . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 9 capture / compare (capcom) units . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 10 general purpose timer unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 10.1 gpt1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85 10.2 gpt2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87 11 pwm modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 12 parallel ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 12.1 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 12.2 i/o?s special features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 ST10F276E contents doc id 12303 rev 3 5/235 12.2.1 open drain mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90 12.2.2 input threshold control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 12.3 alternate port functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91 13 a/d converter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93 14 serial channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 14.1 asynchronous / synchronous serial interfaces . . . . . . . . . . . . . . . . . . . . . 95 14.2 ascx in asynchronous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95 14.3 ascx in synchronous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96 14.4 high speed synchronous serial interfaces . . . . . . . . . . . . . . . . . . . . . . . . 97 15 i2c interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99 16 can modules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 16.1 configuration support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100 16.2 can bus configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 17 real-time clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104 18 watchdog timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 19 system reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 19.1 input filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 19.2 asynchronous reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107 19.3 synchronous reset (warm reset) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 19.4 software reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117 19.5 watchdog timer reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 19.6 bidirectional reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 19.7 reset circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123 19.8 reset application examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126 19.9 reset summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128 20 power reduction modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 20.1 idle mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 20.2 power down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131 contents ST10F276E 6/235 doc id 12303 rev 3 20.2.1 protected power down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 20.2.2 interruptible power down mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 20.3 stand-by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 20.3.1 entering stand-by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133 20.3.2 exiting stand-by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 20.3.3 real-time clock and stand-by mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 20.3.4 power reduction modes summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 21 programmable output clock divider . . . . . . . . . . . . . . . . . . . . . . . . . . 136 22 register set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137 22.1 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137 22.2 register description format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137 22.3 general purpose registers (gprs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138 22.4 special function registers ordered by name . . . . . . . . . . . . . . . . . . . . . 140 22.5 special function registers ordered by address . . . . . . . . . . . . . . . . . . . . 147 22.6 x-registers sorted by name . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 22.7 x-registers ordered by address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160 22.8 flash registers ordered by name . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165 22.9 flash registers ordered by address . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166 22.10 identification registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167 22.11 system configuration registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169 22.12 xpercon and xperemu registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 176 22.13 emulation dedicated registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177 23 electrical characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 23.1 absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 23.2 recommended operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 23.3 power considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179 23.4 parameter interpretation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 23.5 dc characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 23.6 flash characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 23.7 a/d converter characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 23.7.1 conversion timing control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188 23.7.2 a/d conversion accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189 ST10F276E contents doc id 12303 rev 3 7/235 23.7.3 total unadjusted error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190 23.7.4 analog reference pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191 23.7.5 analog input pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191 23.7.6 example of external network sizing . . . . . . . . . . . . . . . . . . . . . . . . . . . 195 23.8 ac characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 23.8.1 test waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 23.8.2 definition of internal timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 23.8.3 clock generation modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 23.8.4 prescaler operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 23.8.5 direct drive . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 23.8.6 oscillator watchdog (owd) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200 23.8.7 phase locked loop (pll) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200 23.8.8 voltage controlled oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201 23.8.9 pll jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 23.8.10 jitter in the input clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 23.8.11 noise in the pll loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202 23.8.12 pll lock/unlock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204 23.8.13 main oscillator specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204 23.8.14 32 khz oscillator specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205 23.8.15 external clock drive xtal1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206 23.8.16 memory cycle variables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207 23.8.17 external memory bus timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208 23.8.18 multiplexed bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208 23.8.19 demultiplexed bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214 23.8.20 clkout and ready . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220 23.8.21 external bus arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222 23.8.22 high-speed synchronous serial interface (ssc) timing modes . . . . . . 224 24 package information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228 24.1 ecopack ? packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228 24.2 pqfp144 mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228 24.3 lqfp144 mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230 25 ordering information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232 26 revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233 list of tables ST10F276E 8/235 doc id 12303 rev 3 list of tables table 1. pin description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 table 2. flash modules absolute mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 4 table 3. flash modules sectorization (read operations) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25 table 4. flash modules sectorization (write operations or with roms1 = ?1?) . . . . . . . . . . . . . . . . . 26 table 5. control register interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27 table 6. flash control register 0 low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28 table 7. flash control register 0 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29 table 8. flash control register 1 low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 table 9. flash control register 1 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32 table 10. banks (bxs) and sectors (bxfy) status bits meaning. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 table 11. flash data register 0 low. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 table 12. flash data register 0 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33 table 13. flash data register 1 low. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 table 14. flash data register 1 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 table 15. flash address register low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34 table 16. flash address register high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 table 17. flash error register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35 table 18. x-flash interface control register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36 table 19. flash non-volatile write protection x register low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37 table 20. flash non-volatile write protection x register high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 table 21. flash non-volatile write protection i register low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 table 22. flash non-volatile write protection i register high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38 table 23. flash non-volatile access protection register 0. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 table 24. flash non-volatile access protection register 1 low . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39 table 25. flash non-volatile access protection register 1 high . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 table 26. summary of access protection level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40 table 27. flash write operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44 table 28. ST10F276E boot mode selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4 7 table 29. st10 configuration in bsl mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48 table 30. st10 configuration in uart bsl mode (rs232 or k-line). . . . . . . . . . . . . . . . . . . . . . . . . 56 table 31. st10 configuration in can bsl . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61 table 32. brp and pt0 values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64 table 33. software topics summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 table 34. hardware topics summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66 table 35. st10 configuration in alternate boot mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67 table 36. abm bit description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69 table 37. selective boot . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70 table 38. standard instruction set summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74 table 39. mac instruction set summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76 table 40. interrupt sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78 table 41. x-interrupt detailed mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 table 42. trap priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82 table 43. compare modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83 table 44. capcom timer input fre q uencies, resolutions and periods at 40 mhz . . . . . . . . . . . . . . . 84 table 45. capcom timer input fre q uencies, resolutions and periods at 64 mhz . . . . . . . . . . . . . . . 84 table 46. gpt1 timer input fre q uencies, resolutions and periods at 40 mhz. . . . . . . . . . . . . . . . . . . 85 table 47. gpt1 timer input fre q uencies, resolutions and periods at 64 mhz. . . . . . . . . . . . . . . . . . . 86 table 48. gpt2 timer input fre q uencies, resolutions and periods at 40 mhz. . . . . . . . . . . . . . . . . . . 87 ST10F276E list of tables doc id 12303 rev 3 9/235 table 49. gpt2 timer input fre q uencies, resolutions and periods at 64 mhz. . . . . . . . . . . . . . . . . . . 87 table 50. pwm unit fre q uencies and resolutions at 40 mhz cpu clock . . . . . . . . . . . . . . . . . . . . . . 89 table 51. pwm unit fre q uencies and resolutions at 64 mhz cpu clock . . . . . . . . . . . . . . . . . . . . . . 89 table 52. asc asynchronous baud rates by reload value and deviation errors (fcpu = 40 mhz) . . 95 table 53. asc asynchronous baud rates by reload value and deviation errors (fcpu = 64 mhz) . . 96 table 54. asc synchronous baud rates by reload value and deviation errors (fcpu = 40 mhz) . . . 96 table 55. asc synchronous baud rates by reload value and deviation errors (fcpu = 64 mhz) . . . 97 table 56. synchronous baud rate and reload values (fcpu = 40 mhz). . . . . . . . . . . . . . . . . . . . . . . 98 table 57. synchronous baud rate and reload values (fcpu = 64 mhz). . . . . . . . . . . . . . . . . . . . . . . 98 table 58. wdtrel reload value (fcpu = 40 mhz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 table 59. wdtrel reload value (fcpu = 64 mhz) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105 table 60. reset event definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106 table 61. reset event. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128 table 62. port0 latched configuration for the different reset events . . . . . . . . . . . . . . . . . . . . . . . 129 table 63. power reduction modes summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135 table 64. description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137 table 65. general purpose registers (gprs) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13 8 table 66. general purpose registers (gprs) bytewise addressing . . . . . . . . . . . . . . . . . . . . . . . . . 138 table 67. special function registers ordered by address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140 table 68. special function registers ordered by address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147 table 69. x-registers ordered by name . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154 table 70. x-registers ordered by address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160 table 71. flash registers ordered by name . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165 table 72. flash registers ordered by address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 66 table 73. manuf description. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167 table 74. idchip description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167 table 75. idmem description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168 table 76. idprog description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168 table 77. syscon description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169 table 78. buscon4 description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171 table 79. rpoh description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172 table 80. exixes bit description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 table 81. exisel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173 table 82. exixss and port 2 pin configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17 3 table 83. sfr area description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 table 84. esfr description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174 table 85. segment 8 address range mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176 table 86. absolute maximum ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 table 87. recommended operating conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178 table 88. thermal characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179 table 89. package characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 table 90. dc characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180 table 91. flash characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184 table 92. data retention characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185 table 93. a/d converter characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187 table 94. a/d converter programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188 table 95. on-chip clock generator selections. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199 table 96. internal pll divider mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201 table 97. pll lock/unlock timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204 table 98. main oscillator specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204 table 99. negative resistance (absolute min. value @125oc / vdd = 4.5v). . . . . . . . . . . . . . . . . . 205 table 100. 32 khz oscillator specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205 list of tables ST10F276E 10/235 doc id 12303 rev 3 table 101. minimum values of negative resistance (module). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206 table 102. external clock drive timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207 table 103. memory cycle variables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207 table 104. multiplexed bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208 table 105. demultiplexed bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214 table 106. clkout and ready . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220 table 107. external bus arbitration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222 table 108. master mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224 table 109. slave mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226 table 110. pqfp144 mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228 table 111. lqfp144 mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230 table 112. order codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232 table 113. document revision history . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233 ST10F276E list of figures doc id 12303 rev 3 11/235 list of figures figure 1. logic symbol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15 figure 2. pin configuration (top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16 figure 3. block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23 figure 4. flash modules structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24 figure 5. ST10F276E new standard bootstrap loader program flow . . . . . . . . . . . . . . . . . . . . . . . . . 49 figure 6. booting steps for ST10F276E. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51 figure 7. hardware provisions to activate the bsl . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52 figure 8. memory configuration after reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53 figure 9. uart bootstrap loader se q uence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55 figure 10. baud rate deviation between host and ST10F276E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58 figure 11. can bootstrap loader se q uence. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59 figure 12. bit rate measurement over a predefined zero-frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62 figure 13. reset boot se q uence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71 figure 14. cpu block diagram (mac unit not included). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72 figure 15. mac unit architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73 figure 16. x-interrupt basic structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81 figure 17. block diagram of gpt1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 figure 18. block diagram of gpt2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88 figure 19. block diagram of pwm module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89 figure 20. connection to single can bus via separate can transceivers . . . . . . . . . . . . . . . . . . . . 101 figure 21. connection to single can bus via common can transceivers. . . . . . . . . . . . . . . . . . . . . 102 figure 22. connection to two different can buses (e.g. for gateway application). . . . . . . . . . . . . . . 103 figure 23. connection to one can bus with internal parallel mode enabled . . . . . . . . . . . . . . . . . . 103 figure 24. asynchronous power-on reset (ea = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109 figure 25. asynchronous power-on reset (ea = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110 figure 26. asynchronous hardware reset (ea = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111 figure 27. asynchronous hardware reset (ea = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112 figure 28. synchronous short / long hardware reset (ea = 1). . . . . . . . . . . . . . . . . . . . . . . . . . . . 114 figure 29. synchronous short / long hardware reset (ea = 0). . . . . . . . . . . . . . . . . . . . . . . . . . . . 115 figure 30. synchronous long hardware reset (ea = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116 figure 31. synchronous long hardware reset (ea = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117 figure 32. sw / wdt unidirectional reset (ea = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118 figure 33. sw / wdt unidirectional reset (ea = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119 figure 34. sw / wdt bidirectional reset (ea = 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121 figure 35. sw / wdt bidirectional reset (ea = 0) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122 figure 36. sw / wdt bidirectional reset (ea = 0) followed by a hw reset . . . . . . . . . . . . . . . . 123 figure 37. minimum external reset circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124 figure 38. system reset circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 figure 39. internal (simplified) reset circuitry . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125 figure 40. example of software or watchdog bidirectional reset (ea = 1) . . . . . . . . . . . . . . . . . . . . . 126 figure 41. example of software or watchdog bidirectional reset (ea = 0) . . . . . . . . . . . . . . . . . . . . . 127 figure 42. port0 bits latched into the different registers after reset . . . . . . . . . . . . . . . . . . . . . . . . 130 figure 43. external rc circuitry on rpd pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132 figure 44. port2 test mode structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183 figure 45. supply current versus the operating fre q uency (run and idle modes) . . . . . . . . . . . . . 184 figure 46. a/d conversion characteristic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190 figure 47. a/d converter input pins scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192 figure 48. charge sharing timing diagram during sampling phase . . . . . . . . . . . . . . . . . . . . . . . . . . 193 list of figures ST10F276E 12/235 doc id 12303 rev 3 figure 49. anti-aliasing filter and conversion rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194 figure 50. input/output waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 figure 51. float waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197 figure 52. generation mechanisms for the cpu clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198 figure 53. ST10F276E pll jitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203 figure 54. crystal oscillator and resonator connection diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205 figure 55. 32 khz crystal oscillator connection diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206 figure 56. external clock drive xtal1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207 figure 57. multiplexed bus with/without r/w delay and normal ale. . . . . . . . . . . . . . . . . . . . . . . . . 210 figure 58. multiplexed bus with/without r/w delay and extended ale . . . . . . . . . . . . . . . . . . . . . . . 211 figure 59. multiplexed bus, with/without r/w delay, normal ale, r/w cs. . . . . . . . . . . . . . . . . . . . 212 figure 60. multiplexed bus, with/without r/ w delay, extended ale, r/w cs . . . . . . . . . . . . . . . . . 213 figure 61. demultiplexed bus, with/without read/write delay and normal ale . . . . . . . . . . . . . . . . . 216 figure 62. demultiplexed bus with/without r/w delay and extended ale . . . . . . . . . . . . . . . . . . . . 217 figure 63. demultiplexed bus with ale and r/w cs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218 figure 64. demultiplexed bus, no r/w delay, extended ale, r/w cs . . . . . . . . . . . . . . . . . . . . . . . 219 figure 65. clkout and ready . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221 figure 66. external bus arbitration (releasing the bus) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 2 figure 67. external bus arbitration (regaining the bus) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22 3 figure 68. ssc master timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225 figure 69. ssc slave timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227 figure 70. pqfp144 mechanical data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229 figure 71. lqfp144 package dimension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 31 ST10F276E introduction doc id 12303 rev 3 13/235 1 introduction the ST10F276E is a derivative of the stmicroelectronics ? st10 family of 16-bit single-chip cmos microcontrollers. it combines high cpu performance (up to 32 million instructions per second) with high peripheral functionality and enhanced i/o-capabilities. it also provides on-chip high-speed single voltage flash memory, on-chip high-speed ram, and clock generation via pll. ST10F276E is processed in 0.18 m cmos technology. the mcu core and the logic is supplied with a 5v to 1.8v on-chip voltage regulator. the part is supplied with a single 5v supply and i/os work at 5v. the device is upward compatible with the st10f269 device, with the following set of differences: flash control interface is now based on stmicroelectronics third generation of stand- alone flash memories (m29f400 series), with an embedded program/erase controller. this completely frees up the cpu during programming or erasing the flash. only one supply pin (ex dc1 in st10f269, renamed into v 18 ) on the qfp144 package is used for decoupling the internally generated 1.8v core logic supply. do not connect this pin to 5.0v external supply. instead, this pin should be connected to a decoupling capacitor (ceramic type, typical value 10nf, maximum value 100nf). the ac and dc parameters are modified due to a difference in the maximum cpu fre q uency. a new v dd pin replaces dc2 of st10f269. ea pin assumes a new alternate functionality: it is also used to provide a dedicated power supply (see v stby ) to maintain biased a portion of the xram (16 kbytes) when the main power supply of the device (v dd and conse q uently the internally generated v 18 ) is turned off for low power mode, allowing data retention. v stby voltage shall be in the range 4.5-5.5 volt, and a dedicated embedded low power voltage regulator is in charge to provide the 1.8v for the ram, the low-voltage section of the 32 khz oscillator and the real-time clock module when not disabled. it is allowed to exceed the upper limit up to 6v for a very short period of time during the global life of the device, and exceed the lower limit down to 4v when rtc and 32khz on-chip oscillator are not used. a second ssc mapped on the xbus is added (ssc of st10f269 becomes here ssc0, while the new one is referred as xssc or simply ssc1). note that some restrictions and functional differences due to the xbus peculiarities are present between the classic ssc, and the new xssc. a second asc mapped on the xbus is added (asc0 of st10f269 remains asc0, while the new one is referred as xasc or simply as asc1). note that some restrictions and functional differences due to the xbus peculiarities are present between the classic asc, and the new xasc. a second pwm mapped on the xbus is added (pwm of st10f269 becomes here pwm0, while the new one is referred as xpwm or simply as pwm1). note that some restrictions and functional differences due to the xbus peculiarities are present between the classic pwm, and the new xpwm. an i 2 c interface on the xbus is added (see x-i 2 c or simply i 2 c interface). clkout function can output either the cpu clock (like in st10f269) or a software programmable prescaled value of the cpu clock. introduction ST10F276E 14/235 doc id 12303 rev 3 embedded memory size has been significantly increased (both flash and ram). pll multiplication factors have been adapted to new fre q uency range. a/d converter is not fully compatible versus st10f269 (timing and programming model). formula for the conversion time is still valid, while the sampling phase programming model is different. besides, additional 8 channels are available on p1l pins as alternate function: the accuracy reachable with these extra channels is reduced with respect to the standard port5 channels. external memory bus potential limitations on maximum speed and maximum capacitance load could be introduced (under evaluation): ST10F276E will probably not be able to address an external memory at 64mhz with 0 wait states (under evaluation). xpercon register bit mapping modified according to new peripherals implementation (not fully compatible with st10f269). bondout chip for emulation (st10r201) cannot achieve more than 50mhz at room temperature (so no real-time emulation possible at maximum speed). input section characteristics are different. the threshold programmability is extended to all port pins (additional xpicon register); it is possible to select standard ttl (with up to 500mv of hysteresis) and standard cmos (with up to 800mv of hysteresis). output transition is not programmable. can module is enhanced: ST10F276E implements two c-can modules, so the programming model is slightly different. besides, the possibility to map in parallel the two can modules is added (on p4.5/p4.6). on-chip main oscillator input fre q uency range has been reshaped, reducing it from 1- 25mhz down to 4-12mhz. this is a high performance oscillator amplifier, providing a very high negative resistance and wide oscillation amplitude: when this on-chip amplifier is used as reference for real-time clock module, the power-down consumption is dominated by the consumption of the oscillator amplifier itself. a metal option is added to offer a low power oscillator amplifier working in the range of 4-8mhz: this will allow a power consumption reduction when real-time clock is running in power down mode using as reference the on-chip main oscillator clock. a second on-chip oscillator amplifier circuit (32khz) is implemented for low power modes: it can be used to provide the reference to the real-time clock counter (either in power down or stand-by mode). pin xtal3 and xtal4 replace a couple of v dd /v ss pins of st10f269. possibility to re-program internal xbus chip select window characteristics (xram2 and xflash address window) is added. ST10F276E introduction doc id 12303 rev 3 15/235 figure 1. logic symbol 8 4 ! , 2 3 4 ) . 8 4 ! , 2 3 4 / 5 4 . - ) % ! 6 3 4 " 9 2 % ! $ 9 ! , % 2 $ 7 2 7 2 , 0 o r t b i t 0 o r t b i t 0 o r t b i t 0 o r t b i t 0 o r t b i t 0 o r t b i t 0 o r t b i t 6 $ $ 6 3 3 0 o r t b i t 0 o r t b i t 6 ! 2 % & 6 ! ' . $ 3 4 % 6 8 4 ! , 8 4 ! , 2 0 $ ' ! 0 ' 2 ) pin data ST10F276E 16/235 doc id 12303 rev 3 2 pin data figure 2. pin configuration (top view) 0 # 3 0 # 3 0 # 3 0 # 3 0 # 3 0 ( / , $ 3 # , + 0 ( , $ ! - 4 3 2 0 " 2 % 1 - 2 3 4 0 8 0 / 5 4 # # ) / 0 8 0 / 5 4 # # ) / 0 8 0 / 5 4 # # ) / 0 8 0 / 5 4 # # ) / 0 # # ) / 0 # # ) / 0 2 x $ # # ) / 0 4 x $ # # ) / 6 $ $ 6 3 3 0 0 / 5 4 0 0 / 5 4 0 0 / 5 4 0 0 / 5 4 0 # # ) / 0 # # ) / 0 # # ) / 0 # # ) / 0 ! . 0 ! . 0 ! . 0 ! . 0 ! . 0 ! . 0 ! . 0 ! . 0 ! . 0 ! . 0 ( ! $ 0 , ! $ 0 , ! $ 0 , ! $ 0 , ! $ 0 , ! $ 0 , ! $ 0 , ! $ 0 , ! $ % ! 6 3 4 " 9 ! , % 2 % ! $ 9 7 2 7 2 , 2 $ 6 3 3 6 $ $ 0 ! # ! . ? 4 x $ 3 $ ! 0 ! # ! . ? 4 x $ # ! . ? 4 x $ 0 ! # ! . ? 2 x $ # ! . ? 2 x $ 0 ! # ! . ? 2 x $ 3 # , 0 ! 0 ! 0 ! 0 ! 2 0 $ 6 3 3 6 $ $ 0 # , + / 5 4 0 3 # , + 0 " ( % 7 2 ( 0 2 x $ 0 4 x $ 0 - 4 3 2 0 - 2 3 4 0 4 ) . 0 4 ) . 6 ! 2 % & 6 ! ' . $ 0 ! . 4 % 5 $ 0 ! . 4 % 5 $ 0 ! . 4 ) . 0 ! . 4 ) . 0 ! . 4 % 5 $ 0 ! . 4 % 5 $ 6 3 3 6 $ $ 0 # # ) / 0 # # ) / 0 # # ) / 0 # # ) / 0 # # ) / 0 # # ) / 0 # # ) / 0 # # ) / 6 3 3 6 0 # # ) / % 8 ) . 0 # # ) / % 8 ) . 0 # # ) / % 8 ) . 0 # # ) / % 8 ) . 0 # # ) / % 8 ) . 0 # # ) / % 8 ) . 0 # # ) / % 8 ) . 0 # # ) / % 8 ) . 4 ) . 0 4 ) . 0 4 / 5 4 0 # ! 0 ) . 0 4 / 5 4 0 4 % 5 $ 0 4 ) . 6 3 3 6 $ $ 8 4 ! , 8 4 ! , . - ) 2 3 4 / 5 4 2 3 4 ) . 6 3 3 8 4 ! , 8 4 ! , 6 $ $ 0 ( ! # # ) 0 ( ! # # ) 0 ( ! # # ) 0 ( ! # # ) 0 ( ! 0 ( ! 0 ( ! 0 ( ! 6 3 3 6 $ $ 0 , ! ! . |