




AK8153A

12MHz & 60/72.0MHz出力 Clock Generator

AK8153Aは、60.00/72.00MHzのクロック入力から12.000MHzと、入力に対応した60.0/72.0MHzの2つのクロック信号を出力するクロックジェネレータです。


特 長

- 電源電圧: 1.8V±0.1V
- 低消費電力: 6.4mW max. (VDD=1.8V, Ta=-30~80°C)
- 入力クロック: 60.0MHz (SEL= L)
72.0MHz (SEL= H)
- 生成クロック
 - 12M: 12MHz
 - REF: 60.0MHz (SEL= L)
72.0MHz (SEL= H)
- 出力負荷
 - 12M: 12pF max.
 - REF: 25pF max.
- 低ジッタ出力
 - ロングターム(p-p): 125ps (1000cycle周期、10σ)
- 小型パッケージ: 6ピンUSON (鉛フリー)
Body Size: 1.4mmx1.4mm



1. 端子説明

1-1) 端子配置図



1-2) 端子機能説明

端子番号	端子名 (端子タイプ)	説明
1	12M (DO)	12.0MHz出力端子 60.0MHzまたは72.0MHzのICLK端子入力を分周して、12.0MHzのクロックを出力します。出力電圧は1.8V出力です。
2	SEL (DI)	ICLK入力設定端子 ICLK端子に入力する周波数を設定します。1.8V入力です。 SEL=L:60.0MHz H:72.0MHz
3	ICLK (DI)	クロック入力端子 60.0MHzまたは72.0MHzのクロックを入力して下さい。入力周波数はSEL端子で設定します。1.8V入力です。 【重要】ICLKは常に入力して下さい。ICLKを停止すると、所定の出力周波数以外のクロックが12M端子、REF端子より出力されます。
4	REF (DO)	CMOSセンサー用クロック出力端子 ICLK端子入力から入力した60.0MHzまたは72.0MHzのクロックを出力します。出力電圧は1.8Vです。
5	GND (PWR)	接地端子 0Vを接続して下さい。
6	VDD (PWR)	コア用電源端子 1.8Vを供給して下さい。

PWR: 電源

DO : デジタル出力

DI : デジタル入力

1-3) 入力 CLK 周波数設定

SEL 端子により、ICLK 周波数に対応した分周数の設定を行います。

SEL	ICLK周波数	出力CLK端子	出力CLK周波数
L	60.00MHz	12M	12.00MHz
		REF	60.00MHz
H	72.00MHz	12M	12.00MHz
		REF	72.00MHz

2. 電気的特性

2-1) 絶対最大定格

項目	記号	MIN	MAX	単位	備考
電源電圧	VDD	-0.3	4.6	V	
グランド・レベル	VSS	0	0	V	
入力端子電圧	VIN	VSS-0.3	VDD+0.3	V	
入力電流	IIN	-10	10	mA	
保存温度	Tstg	-55	130	°C	

注) この値を超えた条件で使用した場合、デバイスを破壊することがあります。

またこの範囲内全てでの通常動作は保証されません。

2-2) 動作条件

項目	記号	MIN	TYP	MAX	単位	備考
動作温度	Ta	-30		80	°C	
電源電圧	VDD	1.7	1.8	1.9	V	
出力端子 負荷容量	Cp1			12	pF	12M 端子
	Cp2			25	pF	REF 端子

* VDD 端子と GND の間に 0.1 μ F 程度のコンデンサを挿入することを推奨いたします。

2-3) 消費電流

VDD=1.8V, Ta=-30~80°C

項目	記号	MIN	TYP	MAX	単位	備考
消費電力 *1	W			6.4	mW	

*1 12M, REF 端子無負荷時

2-4) DC特性

 $VDD=1.7\sim 1.9V, Ta=-30\sim 80^{\circ}C$

項目	端子	MIN	TYP	MAX	単位	備考
高レベル入力電圧	ICLK SEL	$0.8*VDD$			V	
低レベル入力電圧	ICLK SEL			$0.2*VDD$	V	
入力リーク電流	ICLK SEL	-10		+10	uA	
高レベル出力電圧	12M	$0.8*VDD$			V	IOH= -3mA
	REF	$0.9*VDD$			V	IOH= -7mA
低レベル出力電圧	12M			$0.2*VDD$	V	IOL= 3mA
	REF			$0.1*VDD$	V	IOL= 7mA

2-5) AC特性

 $VDD=1.7\sim 1.9V, Ta=-30\sim 80^{\circ}C$


項目	端子	MIN	TYP	MAX	単位	備考
外部入力 CLK 周波数	ICLK		60.00		MHz	SEL=L
			72.00		MHz	SEL=H
外部入力 CLK デューティーサイクル	ICLK		50		%	ICLK 振幅の 1/2 レベル
出力周波数1	12M		12.00		MHz	ICLK=60MHz, SEL=L または ICLK=72MHz, SEL=H
出力周波数2	REF		60.00		MHz	SEL=L
			72.00		MHz	SEL=H
CLK 立ち上がり時間 *1	12M			4.0	ns	Cp1 =12pF 0.2*VDD→0.8*VDD
	REF			1.9	ns	Cp2 =25pF 0.1*VDD→0.9*VDD
CLK 立ち下がり時間 *1	12M			4.0	ns	Cp1 =12pF 0.2*VDD→0.8*VDD
	REF			1.9	ns	Cp2 =25pF 0.1*VDD→0.9*VDD
出力 CLK 周期ジッタ *1	12M		25		ps	Cp1 =12pF (1σ)
出力 CLK サイクルトゥサイクルジッタ*1	12M		50		ps	Cp1 =12pF (1σ)
出力 CLK ロングタームジッタ (1000cycle 周期) *1	REF			125	ps	Cp2 =25pF (10σ、10000 回測定時)
出力 CLK デューティーサイクル *1 *2	12M	45	50	55	%	Cp1 =12pF
	REF	40	50	60	%	Cp2 =25pF
出力 CLK 安定時間 *1 *3	12M REF			0.2	ms	

*1 設計値

*2 ICLK 入力 DUTY が 50% (ICLK 振幅の 1/2 レベル) の場合


 *3 ICLK 入力開始から出力周波数が所定の $\pm 0.1\%$ に安定する時間

4. パッケージ外形寸法図(6pinUSON 単位mm)



5. マーキング図

- a. 1ピン表示
- b. マーケティングコード
- c. 日付コード



重要な注意事項

- 本書に記載された製品、および、製品の仕様につきましては、製品改善のために予告なく変更することがあります。従いまして、ご使用を検討の際には、本書に掲載した情報が最新のものであることを弊社営業担当、あるいは弊社特約店営業担当にご確認ください。
- 本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器設計において本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報を使用される場合は、お客様の責任において行ってください。本書に記載された周辺回路、応用回路、ソフトウェアおよびこれらに関連する情報の使用に起因してお客様または第三者に生じた損害に対し、弊社はその責任を負うものではありません。また、当該使用に起因する、工業所有権その他の第三者の所有する権利に対する侵害につきましても同様です。
- 本書記載製品が、外国為替および、外国貿易管理法に定める戦略物資（役務を含む）に該当する場合、輸出する際に同法に基づく輸出許可が必要です。
- 医療機器、安全装置、航空宇宙用機器、原子力制御用機器など、その装置・機器の故障や動作不良が、直接または間接を問わず、生命、身体、財産等へ重大な損害を及ぼすことが通常予想されるような極めて高い信頼性を要求される用途に弊社製品を使用される場合は、必ず事前に弊社代表取締役の書面による同意をお取りください。
- この同意書を得ずにこうした用途に弊社製品を使用された場合、弊社は、その使用から生ずる損害等の責任を一切負うものではありませんのでご了承ください。
- お客様の転売等によりこの注意事項の存在を知らずに上記用途に弊社製品が使用され、その使用から損害等が生じた場合は全てお客様にてご負担または補償して頂きますのでご了承ください。